Check the origin MAC to make sure they are not originating from the laptop itself, usually you want to disable any interface management on the interface you are using to capture traffic
Its quite simple as this does not exist there:
2 Likes
Just to confirm, same output on mine as well:
root@Dynalink:~# cat /sys/kernel/debug/clk/clk_summary
enable prepare protect duty hardware
clock count count count rate accuracy phase cycle enable
-------------------------------------------------------------------------------------------------------
uniphy2_gcc_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_clk_src 1 1 0 50000000 0 0 50000 Y
nss_port6_tx_div_clk_src 2 2 0 50000000 0 0 50000 Y
gcc_uniphy2_port6_tx_clk 1 1 0 50000000 0 0 50000 Y
gcc_nss_port6_tx_clk 1 1 0 50000000 0 0 50000 Y
uniphy2_gcc_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_clk_src 1 1 0 50000000 0 0 50000 Y
nss_port6_rx_div_clk_src 2 2 0 50000000 0 0 50000 Y
gcc_uniphy2_port6_rx_clk 1 1 0 50000000 0 0 50000 Y
gcc_nss_port6_rx_clk 1 1 0 50000000 0 0 50000 Y
uniphy1_gcc_tx_clk 0 0 0 125000000 0 0 50000 Y
uniphy1_gcc_rx_clk 0 0 0 125000000 0 0 50000 Y
uniphy0_gcc_tx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy0_gcc_rx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_usb0_pipe_clk_src 0 0 0 125000000 0 0 50000 Y
bias_pll_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
nss_noc_bfdcd_clk_src 1 1 0 416500000 0 0 50000 Y
nss_noc_clk_src 2 2 0 416500000 0 0 50000 Y
gcc_ubi1_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi1_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
gcc_mem_noc_nss_axi_clk 1 1 0 416500000 0 0 50000 Y
bias_pll_cc_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_clk_src 15 15 0 300000000 0 0 50000 Y
gcc_crypto_ppe_clk 0 0 0 300000000 0 0 50000 N
gcc_port6_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port5_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port4_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port3_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port2_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port1_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_ipe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_btq_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_cfg_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_cdiv_clk_src 1 1 0 75000000 0 0 50000 Y
gcc_nss_ptp_ref_clk 1 1 0 75000000 0 0 50000 Y
xo 16 16 0 19200000 0 0 50000 Y
usb0_mock_utmi_clk_src 1 1 0 19200000 0 0 55555 Y
gcc_usb0_mock_utmi_clk 1 1 0 19200000 0 0 50000 Y
a53pll 1 1 0 1017600000 0 0 50000 Y
apcs_alias0_clk_src 1 1 0 1017600000 0 0 50000 Y
apcs_alias0_core_clk 1 1 0 1017600000 0 0 50000 Y
gp3_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp3_clk 0 0 0 19200000 0 0 50000 N
gp2_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp2_clk 0 0 0 19200000 0 0 50000 N
gp1_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp1_clk 0 0 0 19200000 0 0 50000 N
nss_port4_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
ubi_mpt_clk_src 0 0 0 19200000 0 0 50000 N
gcc_ubi1_mpt_clk 0 0 0 19200000 0 0 50000 N
gcc_ubi0_mpt_clk 0 0 0 19200000 0 0 50000 N
nss_ubi1_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi1_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi1_core_clk 0 0 0 19200000 0 0 50000 N
nss_ubi0_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi0_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi0_core_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_clk_src 5 5 0 19200000 0 0 50000 Y
gcc_uniphy2_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy1_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy0_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_cmn_12gpll_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_nssnoc_qosgen_ref_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_div4_clk_src 0 0 0 4800000 0 0 50000 Y
gcc_nssnoc_timeout_ref_clk 0 0 0 4800000 0 0 50000 N
usb1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_usb1_aux_clk 0 0 0 19200000 0 0 50000 N
usb0_aux_clk_src 1 1 0 19200000 0 0 50000 Y
gcc_usb0_aux_clk 1 1 0 19200000 0 0 50000 Y
sdcc2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc2_apps_clk 0 0 0 19200000 0 0 50000 N
sdcc1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc1_apps_clk 0 0 0 19200000 0 0 50000 N
pcie1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie1_aux_clk 0 0 0 19200000 0 0 50000 N
pcie0_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie0_aux_clk 0 0 0 19200000 0 0 50000 N
nss_crypto_pll_main 1 1 0 1190400000 0 0 50000 Y
nss_crypto_pll 1 1 0 595200000 0 0 50000 Y
nss_crypto_clk_src 1 1 0 595200000 0 0 50000 Y
gcc_nssnoc_crypto_clk 0 0 0 595200000 0 0 50000 N
gcc_nss_crypto_clk 1 1 0 595200000 0 0 50000 Y
ubi32_pll_main 0 0 0 1497600000 0 0 50000 N
ubi32_pll 0 0 0 1497600000 0 0 50000 Y
gpll6_main 1 1 0 1080000000 0 0 50000 Y
gpll6 0 0 0 1080000000 0 0 50000 Y
usb1_mock_utmi_clk_src 0 0 0 20000000 0 0 55555 Y
gcc_usb1_mock_utmi_clk 0 0 0 20000000 0 0 50000 N
sdcc1_ice_core_clk_src 0 0 0 308571428 0 0 50000 N
gcc_sdcc1_ice_core_clk 0 0 0 308571428 0 0 50000 N
gpll6_out_main_div2 0 0 0 540000000 0 0 50000 Y
gpll4_main 1 1 0 1200000000 0 0 50000 Y
gpll4 0 0 0 1200000000 0 0 50000 Y
gpll2_main 1 1 0 1152000000 0 0 50000 Y
gpll2 0 0 0 1152000000 0 0 50000 Y
blsp1_uart6_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart6_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart4_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart4_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart3_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart3_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart2_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart1_apps_clk 0 0 0 19200000 0 0 50000 N
gpll0_main 1 1 0 800000000 0 0 50000 Y
gpll0_out_main_div2 0 0 0 400000000 0 0 50000 Y
gpll0 6 6 0 800000000 0 0 50000 Y
crypto_clk_src 1 1 0 160000000 0 0 50000 Y
gcc_crypto_clk 1 1 0 160000000 0 0 50000 Y
nss_imem_clk_src 1 1 0 400000000 0 0 50000 Y
gcc_nss_imem_clk 1 1 0 400000000 0 0 50000 Y
system_noc_bfdcd_clk_src 2 2 0 266666666 0 0 50000 Y
system_noc_clk_src 1 1 0 266666666 0 0 50000 Y
gcc_nssnoc_snoc_clk 1 1 0 266666666 0 0 50000 Y
usb1_master_clk_src 0 0 0 133333333 0 0 50000 Y
gcc_usb1_master_clk 0 0 0 133333333 0 0 50000 N
gcc_sys_noc_usb1_axi_clk 0 0 0 133333333 0 0 50000 N
usb0_master_clk_src 2 2 0 133333333 0 0 50000 Y
gcc_usb0_master_clk 1 1 0 133333333 0 0 50000 Y
gcc_sys_noc_usb0_axi_clk 1 1 0 133333333 0 0 50000 Y
pcie1_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie1_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcie0_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_bridge_clk 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie0_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcnoc_bfdcd_clk_src 2 2 0 100000000 0 0 50000 Y
pcnoc_clk_src 12 12 0 100000000 0 0 50000 Y
gcc_crypto_axi_clk 1 1 0 100000000 0 0 50000 Y
gcc_crypto_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_uniphy2_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy1_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy0_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_mdio_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_cmn_12gpll_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_nss_cfg_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc2_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb1_phy_cfg_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb0_phy_cfg_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_pcie1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_pcie0_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_qpic_clk 1 1 0 100000000 0 0 50000 Y
gcc_qpic_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_prng_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_blsp1_ahb_clk 3 4 0 100000000 0 0 50000 N
blsp1_uart5_apps_clk_src 1 1 0 3686400 0 0 50003 Y
gcc_blsp1_uart5_apps_clk 3 3 0 3686400 0 0 50000 Y
blsp1_qup6_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup6_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
sleep_clk 2 2 0 32768 0 0 50000 Y
gcc_sleep_clk_src 2 2 0 32768 0 0 50000 Y
gcc_usb1_sleep_clk 0 0 0 32768 0 0 50000 N
gcc_usb0_sleep_clk 1 1 0 32768 0 0 50000 Y
pcie0_rchng_clk_src 0 0 0 0 0 0 50000 N
gcc_pcie0_rchng_clk 0 0 0 0 0 0 50000 N
nss_ce_clk_src 0 0 0 0 0 0 50000 N
gcc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_apb_clk 0 0 0 0 0 0 50000 N
gcc_nss_csr_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_apb_clk 0 0 0 0 0 0 50000 N
usb1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_usb1_pipe_clk 0 0 0 0 0 0 50000 N
usb0_pipe_clk_src 1 1 0 0 0 0 50000 Y
gcc_usb0_pipe_clk 1 1 0 0 0 0 50000 Y
pcie1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie1_pipe_clk 0 0 0 0 0 0 50000 N
pcie0_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie0_pipe_clk 0 0 0 0 0 0 50000 N
@robimarko DHCP client/eth0 port work on build from ipq807x-2022-09-18-2213 release
root@Dynalink:~# cat /sys/kernel/debug/clk/clk_summary
enable prepare protect duty hardware
clock count count count rate accuracy phase cycle enable
-------------------------------------------------------------------------------------------------------
uniphy2_gcc_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy2_port6_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port6_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy2_gcc_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy2_port6_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port6_rx_clk 1 1 0 125000000 0 0 50000 Y
uniphy1_gcc_tx_clk 0 0 0 125000000 0 0 50000 Y
uniphy1_gcc_rx_clk 0 0 0 125000000 0 0 50000 Y
uniphy0_gcc_tx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy0_gcc_rx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_usb0_pipe_clk_src 0 0 0 125000000 0 0 50000 Y
bias_pll_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
nss_noc_bfdcd_clk_src 1 1 0 416500000 0 0 50000 Y
nss_noc_clk_src 2 2 0 416500000 0 0 50000 Y
gcc_ubi1_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi1_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
gcc_mem_noc_nss_axi_clk 1 1 0 416500000 0 0 50000 Y
bias_pll_cc_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_clk_src 15 15 0 300000000 0 0 50000 Y
gcc_crypto_ppe_clk 0 0 0 300000000 0 0 50000 N
gcc_port6_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port5_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port4_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port3_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port2_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port1_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_ipe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_btq_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_cfg_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_cdiv_clk_src 1 1 0 75000000 0 0 50000 Y
gcc_nss_ptp_ref_clk 1 1 0 75000000 0 0 50000 Y
xo 16 16 0 19200000 0 0 50000 Y
usb0_mock_utmi_clk_src 1 1 0 19200000 0 0 55555 Y
gcc_usb0_mock_utmi_clk 1 1 0 19200000 0 0 50000 Y
a53pll 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_clk_src 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_core_clk 1 1 0 1382400000 0 0 50000 Y
gp3_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp3_clk 0 0 0 19200000 0 0 50000 N
gp2_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp2_clk 0 0 0 19200000 0 0 50000 N
gp1_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp1_clk 0 0 0 19200000 0 0 50000 N
nss_port4_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
ubi_mpt_clk_src 0 0 0 19200000 0 0 50000 N
gcc_ubi1_mpt_clk 0 0 0 19200000 0 0 50000 N
gcc_ubi0_mpt_clk 0 0 0 19200000 0 0 50000 N
nss_ubi1_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi1_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi1_core_clk 0 0 0 19200000 0 0 50000 N
nss_ubi0_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi0_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi0_core_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_clk_src 5 5 0 19200000 0 0 50000 Y
gcc_uniphy2_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy1_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy0_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_cmn_12gpll_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_nssnoc_qosgen_ref_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_div4_clk_src 0 0 0 4800000 0 0 50000 Y
gcc_nssnoc_timeout_ref_clk 0 0 0 4800000 0 0 50000 N
usb1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_usb1_aux_clk 0 0 0 19200000 0 0 50000 N
usb0_aux_clk_src 1 1 0 19200000 0 0 50000 Y
gcc_usb0_aux_clk 1 1 0 19200000 0 0 50000 Y
sdcc2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc2_apps_clk 0 0 0 19200000 0 0 50000 N
sdcc1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc1_apps_clk 0 0 0 19200000 0 0 50000 N
pcie1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie1_aux_clk 0 0 0 19200000 0 0 50000 N
pcie0_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie0_aux_clk 0 0 0 19200000 0 0 50000 N
nss_crypto_pll_main 1 1 0 1190400000 0 0 50000 Y
nss_crypto_pll 1 1 0 595200000 0 0 50000 Y
nss_crypto_clk_src 1 1 0 595200000 0 0 50000 Y
gcc_nssnoc_crypto_clk 0 0 0 595200000 0 0 50000 N
gcc_nss_crypto_clk 1 1 0 595200000 0 0 50000 Y
ubi32_pll_main 0 0 0 1497600000 0 0 50000 N
ubi32_pll 0 0 0 1497600000 0 0 50000 Y
gpll6_main 1 1 0 1080000000 0 0 50000 Y
gpll6 0 0 0 1080000000 0 0 50000 Y
usb1_mock_utmi_clk_src 0 0 0 20000000 0 0 55555 Y
gcc_usb1_mock_utmi_clk 0 0 0 20000000 0 0 50000 N
sdcc1_ice_core_clk_src 0 0 0 308571428 0 0 50000 N
gcc_sdcc1_ice_core_clk 0 0 0 308571428 0 0 50000 N
gpll6_out_main_div2 0 0 0 540000000 0 0 50000 Y
gpll4_main 1 1 0 1200000000 0 0 50000 Y
gpll4 0 0 0 1200000000 0 0 50000 Y
gpll2_main 1 1 0 1152000000 0 0 50000 Y
gpll2 0 0 0 1152000000 0 0 50000 Y
blsp1_uart6_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart6_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart4_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart4_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart3_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart3_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart2_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart1_apps_clk 0 0 0 19200000 0 0 50000 N
gpll0_main 1 1 0 800000000 0 0 50000 Y
gpll0_out_main_div2 0 0 0 400000000 0 0 50000 Y
gpll0 6 6 0 800000000 0 0 50000 Y
crypto_clk_src 1 1 0 160000000 0 0 50000 Y
gcc_crypto_clk 1 1 0 160000000 0 0 50000 Y
nss_imem_clk_src 1 1 0 400000000 0 0 50000 Y
gcc_nss_imem_clk 1 1 0 400000000 0 0 50000 Y
system_noc_bfdcd_clk_src 2 2 0 266666666 0 0 50000 Y
system_noc_clk_src 1 1 0 266666666 0 0 50000 Y
gcc_nssnoc_snoc_clk 1 1 0 266666666 0 0 50000 Y
usb1_master_clk_src 0 0 0 133333333 0 0 50000 Y
gcc_usb1_master_clk 0 0 0 133333333 0 0 50000 N
gcc_sys_noc_usb1_axi_clk 0 0 0 133333333 0 0 50000 N
usb0_master_clk_src 2 2 0 133333333 0 0 50000 Y
gcc_usb0_master_clk 1 1 0 133333333 0 0 50000 Y
gcc_sys_noc_usb0_axi_clk 1 1 0 133333333 0 0 50000 Y
pcie1_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie1_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcie0_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_bridge_clk 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie0_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcnoc_bfdcd_clk_src 2 2 0 100000000 0 0 50000 Y
pcnoc_clk_src 12 12 0 100000000 0 0 50000 Y
gcc_crypto_axi_clk 1 1 0 100000000 0 0 50000 Y
gcc_crypto_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_uniphy2_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy1_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy0_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_mdio_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_cmn_12gpll_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_nss_cfg_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc2_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb1_phy_cfg_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb0_phy_cfg_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_pcie1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_pcie0_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_qpic_clk 1 1 0 100000000 0 0 50000 Y
gcc_qpic_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_prng_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_blsp1_ahb_clk 3 4 0 100000000 0 0 50000 N
blsp1_uart5_apps_clk_src 1 1 0 3686400 0 0 50003 Y
gcc_blsp1_uart5_apps_clk 3 3 0 3686400 0 0 50000 Y
blsp1_qup6_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup6_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
sleep_clk 2 2 0 32768 0 0 50000 Y
gcc_sleep_clk_src 2 2 0 32768 0 0 50000 Y
gcc_usb1_sleep_clk 0 0 0 32768 0 0 50000 N
gcc_usb0_sleep_clk 1 1 0 32768 0 0 50000 Y
pcie0_rchng_clk_src 0 0 0 0 0 0 50000 N
gcc_pcie0_rchng_clk 0 0 0 0 0 0 50000 N
nss_ce_clk_src 0 0 0 0 0 0 50000 N
gcc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_apb_clk 0 0 0 0 0 0 50000 N
gcc_nss_csr_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_apb_clk 0 0 0 0 0 0 50000 N
usb1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_usb1_pipe_clk 0 0 0 0 0 0 50000 N
usb0_pipe_clk_src 1 1 0 0 0 0 50000 Y
gcc_usb0_pipe_clk 1 1 0 0 0 0 50000 Y
pcie1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie1_pipe_clk 0 0 0 0 0 0 50000 N
pcie0_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie0_pipe_clk 0 0 0 0 0 0 50000 N
root@Dynalink:~#
I know, the issue is frequncy selection as 50MHz is not correct for 1G and above
1 Like
thank you @robimarko for highlighting the patch as a workaround and to report/confirm ... without this patch i get a the eth0/wan ip thx again for your time today
Same here. I edited the .c file manually - is there a way to do it via git?
I have pushed a different workaround for the clock divider issue that fixes Qnap for now, but at the same time Dynalinks 2.5G port should start working, so when you have time please test and post the clock summary output.
Could you point the branch to download?
Just the default 5.15 one:
GH actions are still churning so its gonna be a while until a prebuilt image
I compiled: git clone -b ipq807x-5.15-pr https://github.com/robimarko/openwrt.git
DHCP client is not working.
root@Dynalink:~# cat /sys/kernel/debug/clk/clk_summary
enable prepare protect duty hardware
clock count count count rate accuracy phase cycle enable
-------------------------------------------------------------------------------------------------------
uniphy2_gcc_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_clk_src 1 1 0 50000000 0 0 50000 Y
nss_port6_tx_div_clk_src 2 2 0 50000000 0 0 50000 Y
gcc_uniphy2_port6_tx_clk 1 1 0 50000000 0 0 50000 Y
gcc_nss_port6_tx_clk 1 1 0 50000000 0 0 50000 Y
uniphy2_gcc_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_clk_src 1 1 0 50000000 0 0 50000 Y
nss_port6_rx_div_clk_src 2 2 0 50000000 0 0 50000 Y
gcc_uniphy2_port6_rx_clk 1 1 0 50000000 0 0 50000 Y
gcc_nss_port6_rx_clk 1 1 0 50000000 0 0 50000 Y
uniphy1_gcc_tx_clk 0 0 0 125000000 0 0 50000 Y
uniphy1_gcc_rx_clk 0 0 0 125000000 0 0 50000 Y
uniphy0_gcc_tx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy0_gcc_rx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_usb0_pipe_clk_src 0 0 0 125000000 0 0 50000 Y
bias_pll_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
nss_noc_bfdcd_clk_src 1 1 0 416500000 0 0 50000 Y
nss_noc_clk_src 2 2 0 416500000 0 0 50000 Y
gcc_ubi1_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi1_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
gcc_mem_noc_nss_axi_clk 1 1 0 416500000 0 0 50000 Y
bias_pll_cc_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_clk_src 15 15 0 300000000 0 0 50000 Y
gcc_crypto_ppe_clk 0 0 0 300000000 0 0 50000 N
gcc_port6_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port5_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port4_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port3_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port2_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port1_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_ipe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_btq_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_cfg_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_cdiv_clk_src 1 1 0 75000000 0 0 50000 Y
gcc_nss_ptp_ref_clk 1 1 0 75000000 0 0 50000 Y
xo 16 16 0 19200000 0 0 50000 Y
usb0_mock_utmi_clk_src 1 1 0 19200000 0 0 55555 Y
gcc_usb0_mock_utmi_clk 1 1 0 19200000 0 0 50000 Y
a53pll 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_clk_src 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_core_clk 1 1 0 1382400000 0 0 50000 Y
gp3_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp3_clk 0 0 0 19200000 0 0 50000 N
gp2_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp2_clk 0 0 0 19200000 0 0 50000 N
gp1_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp1_clk 0 0 0 19200000 0 0 50000 N
nss_port4_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
ubi_mpt_clk_src 0 0 0 19200000 0 0 50000 N
gcc_ubi1_mpt_clk 0 0 0 19200000 0 0 50000 N
gcc_ubi0_mpt_clk 0 0 0 19200000 0 0 50000 N
nss_ubi1_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi1_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi1_core_clk 0 0 0 19200000 0 0 50000 N
nss_ubi0_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi0_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi0_core_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_clk_src 5 5 0 19200000 0 0 50000 Y
gcc_uniphy2_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy1_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy0_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_cmn_12gpll_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_nssnoc_qosgen_ref_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_div4_clk_src 0 0 0 4800000 0 0 50000 Y
gcc_nssnoc_timeout_ref_clk 0 0 0 4800000 0 0 50000 N
usb1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_usb1_aux_clk 0 0 0 19200000 0 0 50000 N
usb0_aux_clk_src 1 1 0 19200000 0 0 50000 Y
gcc_usb0_aux_clk 1 1 0 19200000 0 0 50000 Y
sdcc2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc2_apps_clk 0 0 0 19200000 0 0 50000 N
sdcc1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc1_apps_clk 0 0 0 19200000 0 0 50000 N
pcie1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie1_aux_clk 0 0 0 19200000 0 0 50000 N
pcie0_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie0_aux_clk 0 0 0 19200000 0 0 50000 N
nss_crypto_pll_main 1 1 0 1190400000 0 0 50000 Y
nss_crypto_pll 1 1 0 595200000 0 0 50000 Y
nss_crypto_clk_src 1 1 0 595200000 0 0 50000 Y
gcc_nssnoc_crypto_clk 0 0 0 595200000 0 0 50000 N
gcc_nss_crypto_clk 1 1 0 595200000 0 0 50000 Y
ubi32_pll_main 0 0 0 1497600000 0 0 50000 N
ubi32_pll 0 0 0 1497600000 0 0 50000 Y
gpll6_main 1 1 0 1080000000 0 0 50000 Y
gpll6 0 0 0 1080000000 0 0 50000 Y
usb1_mock_utmi_clk_src 0 0 0 20000000 0 0 55555 Y
gcc_usb1_mock_utmi_clk 0 0 0 20000000 0 0 50000 N
sdcc1_ice_core_clk_src 0 0 0 308571428 0 0 50000 N
gcc_sdcc1_ice_core_clk 0 0 0 308571428 0 0 50000 N
gpll6_out_main_div2 0 0 0 540000000 0 0 50000 Y
gpll4_main 1 1 0 1200000000 0 0 50000 Y
gpll4 0 0 0 1200000000 0 0 50000 Y
gpll2_main 1 1 0 1152000000 0 0 50000 Y
gpll2 0 0 0 1152000000 0 0 50000 Y
blsp1_uart6_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart6_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart4_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart4_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart3_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart3_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart2_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart1_apps_clk 0 0 0 19200000 0 0 50000 N
gpll0_main 1 1 0 800000000 0 0 50000 Y
gpll0_out_main_div2 0 0 0 400000000 0 0 50000 Y
gpll0 6 6 0 800000000 0 0 50000 Y
crypto_clk_src 1 1 0 160000000 0 0 50000 Y
gcc_crypto_clk 1 1 0 160000000 0 0 50000 Y
nss_imem_clk_src 1 1 0 400000000 0 0 50000 Y
gcc_nss_imem_clk 1 1 0 400000000 0 0 50000 Y
system_noc_bfdcd_clk_src 2 2 0 266666666 0 0 50000 Y
system_noc_clk_src 1 1 0 266666666 0 0 50000 Y
gcc_nssnoc_snoc_clk 1 1 0 266666666 0 0 50000 Y
usb1_master_clk_src 0 0 0 133333333 0 0 50000 Y
gcc_usb1_master_clk 0 0 0 133333333 0 0 50000 N
gcc_sys_noc_usb1_axi_clk 0 0 0 133333333 0 0 50000 N
usb0_master_clk_src 2 2 0 133333333 0 0 50000 Y
gcc_usb0_master_clk 1 1 0 133333333 0 0 50000 Y
gcc_sys_noc_usb0_axi_clk 1 1 0 133333333 0 0 50000 Y
pcie1_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie1_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcie0_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_bridge_clk 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie0_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcnoc_bfdcd_clk_src 2 2 0 100000000 0 0 50000 Y
pcnoc_clk_src 12 12 0 100000000 0 0 50000 Y
gcc_crypto_axi_clk 1 1 0 100000000 0 0 50000 Y
gcc_crypto_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_uniphy2_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy1_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy0_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_mdio_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_cmn_12gpll_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_nss_cfg_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc2_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb1_phy_cfg_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb0_phy_cfg_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_pcie1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_pcie0_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_qpic_clk 1 1 0 100000000 0 0 50000 Y
gcc_qpic_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_prng_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_blsp1_ahb_clk 3 4 0 100000000 0 0 50000 N
blsp1_uart5_apps_clk_src 1 1 0 3686400 0 0 50003 Y
gcc_blsp1_uart5_apps_clk 3 3 0 3686400 0 0 50000 Y
blsp1_qup6_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup6_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
sleep_clk 2 2 0 32768 0 0 50000 Y
gcc_sleep_clk_src 2 2 0 32768 0 0 50000 Y
gcc_usb1_sleep_clk 0 0 0 32768 0 0 50000 N
gcc_usb0_sleep_clk 1 1 0 32768 0 0 50000 Y
pcie0_rchng_clk_src 0 0 0 0 0 0 50000 N
gcc_pcie0_rchng_clk 0 0 0 0 0 0 50000 N
nss_ce_clk_src 0 0 0 0 0 0 50000 N
gcc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_apb_clk 0 0 0 0 0 0 50000 N
gcc_nss_csr_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_apb_clk 0 0 0 0 0 0 50000 N
usb1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_usb1_pipe_clk 0 0 0 0 0 0 50000 N
usb0_pipe_clk_src 1 1 0 0 0 0 50000 Y
gcc_usb0_pipe_clk 1 1 0 0 0 0 50000 Y
pcie1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie1_pipe_clk 0 0 0 0 0 0 50000 N
pcie0_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie0_pipe_clk 0 0 0 0 0 0 50000 N
Ok, thanks for testing.
Its still messing up the clocks
I have pushed a new workaround from Ansuel, and this one works for me on the Dynalink
2 Likes
It works! Thank you for fixing it.
root@Dynalink:~# cat /sys/kernel/debug/clk/clk_summary
enable prepare protect duty hardware
clock count count count rate accuracy phase cycle enable
-------------------------------------------------------------------------------------------------------
uniphy2_gcc_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port6_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy2_port6_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port6_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy2_gcc_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port6_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy2_port6_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port6_rx_clk 1 1 0 125000000 0 0 50000 Y
uniphy1_gcc_tx_clk 0 0 0 125000000 0 0 50000 Y
uniphy1_gcc_rx_clk 0 0 0 125000000 0 0 50000 Y
uniphy0_gcc_tx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_tx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_tx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_tx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_tx_clk 1 1 0 125000000 0 0 50000 Y
uniphy0_gcc_rx_clk 2 2 0 125000000 0 0 50000 Y
nss_port3_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port3_rx_div_clk_src 2 2 0 125000000 0 0 50000 Y
gcc_uniphy0_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port3_rx_clk 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_clk_src 1 1 0 125000000 0 0 50000 Y
nss_port5_rx_div_clk_src 3 3 0 125000000 0 0 50000 Y
gcc_uniphy1_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_uniphy0_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_nss_port5_rx_clk 1 1 0 125000000 0 0 50000 Y
gcc_usb0_pipe_clk_src 0 0 0 125000000 0 0 50000 Y
bias_pll_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
nss_noc_bfdcd_clk_src 1 1 0 416500000 0 0 50000 Y
nss_noc_clk_src 2 2 0 416500000 0 0 50000 Y
gcc_ubi1_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi1_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_nc_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_ubi0_axi_clk 0 0 0 416500000 0 0 50000 N
gcc_nss_noc_clk 1 1 0 416500000 0 0 50000 Y
gcc_mem_noc_nss_axi_clk 1 1 0 416500000 0 0 50000 Y
bias_pll_cc_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_clk_src 15 15 0 300000000 0 0 50000 Y
gcc_crypto_ppe_clk 0 0 0 300000000 0 0 50000 N
gcc_port6_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port5_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port4_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port3_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port2_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_port1_mac_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nssnoc_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_ipe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_cfg_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_ppe_btq_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_clk 1 1 0 300000000 0 0 50000 Y
gcc_nss_edma_cfg_clk 1 1 0 300000000 0 0 50000 Y
nss_ppe_cdiv_clk_src 1 1 0 75000000 0 0 50000 Y
gcc_nss_ptp_ref_clk 1 1 0 75000000 0 0 50000 Y
xo 16 16 0 19200000 0 0 50000 Y
usb0_mock_utmi_clk_src 1 1 0 19200000 0 0 55555 Y
gcc_usb0_mock_utmi_clk 1 1 0 19200000 0 0 50000 Y
a53pll 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_clk_src 1 1 0 1382400000 0 0 50000 Y
apcs_alias0_core_clk 1 1 0 1382400000 0 0 50000 Y
gp3_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp3_clk 0 0 0 19200000 0 0 50000 N
gp2_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp2_clk 0 0 0 19200000 0 0 50000 N
gp1_clk_src 0 0 0 19200000 0 0 50000 N
gcc_gp1_clk 0 0 0 19200000 0 0 50000 N
nss_port4_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port4_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port4_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port2_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port2_rx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_tx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_tx_clk 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_clk_src 1 1 0 19200000 0 0 50000 Y
nss_port1_rx_div_clk_src 2 2 0 19200000 0 0 50000 Y
gcc_uniphy0_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
gcc_nss_port1_rx_clk 1 1 0 19200000 0 0 50000 Y
ubi_mpt_clk_src 0 0 0 19200000 0 0 50000 N
gcc_ubi1_mpt_clk 0 0 0 19200000 0 0 50000 N
gcc_ubi0_mpt_clk 0 0 0 19200000 0 0 50000 N
nss_ubi1_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi1_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi1_core_clk 0 0 0 19200000 0 0 50000 N
nss_ubi0_clk_src 0 0 0 19200000 0 0 50000 N
nss_ubi0_div_clk_src 0 0 0 19200000 0 0 50000 Y
gcc_ubi0_core_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_clk_src 5 5 0 19200000 0 0 50000 Y
gcc_uniphy2_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy1_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_uniphy0_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_cmn_12gpll_sys_clk 1 1 0 19200000 0 0 50000 Y
gcc_nssnoc_qosgen_ref_clk 0 0 0 19200000 0 0 50000 N
gcc_xo_div4_clk_src 0 0 0 4800000 0 0 50000 Y
gcc_nssnoc_timeout_ref_clk 0 0 0 4800000 0 0 50000 N
usb1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_usb1_aux_clk 0 0 0 19200000 0 0 50000 N
usb0_aux_clk_src 1 1 0 19200000 0 0 50000 Y
gcc_usb0_aux_clk 1 1 0 19200000 0 0 50000 Y
sdcc2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc2_apps_clk 0 0 0 19200000 0 0 50000 N
sdcc1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_sdcc1_apps_clk 0 0 0 19200000 0 0 50000 N
pcie1_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie1_aux_clk 0 0 0 19200000 0 0 50000 N
pcie0_aux_clk_src 0 0 0 19200000 0 0 50000 N
gcc_pcie0_aux_clk 0 0 0 19200000 0 0 50000 N
nss_crypto_pll_main 1 1 0 1190400000 0 0 50000 Y
nss_crypto_pll 1 1 0 595200000 0 0 50000 Y
nss_crypto_clk_src 1 1 0 595200000 0 0 50000 Y
gcc_nssnoc_crypto_clk 0 0 0 595200000 0 0 50000 N
gcc_nss_crypto_clk 1 1 0 595200000 0 0 50000 Y
ubi32_pll_main 0 0 0 1497600000 0 0 50000 N
ubi32_pll 0 0 0 1497600000 0 0 50000 Y
gpll6_main 1 1 0 1080000000 0 0 50000 Y
gpll6 0 0 0 1080000000 0 0 50000 Y
usb1_mock_utmi_clk_src 0 0 0 20000000 0 0 55555 Y
gcc_usb1_mock_utmi_clk 0 0 0 20000000 0 0 50000 N
sdcc1_ice_core_clk_src 0 0 0 308571428 0 0 50000 N
gcc_sdcc1_ice_core_clk 0 0 0 308571428 0 0 50000 N
gpll6_out_main_div2 0 0 0 540000000 0 0 50000 Y
gpll4_main 1 1 0 1200000000 0 0 50000 Y
gpll4 0 0 0 1200000000 0 0 50000 Y
gpll2_main 1 1 0 1152000000 0 0 50000 Y
gpll2 0 0 0 1152000000 0 0 50000 Y
blsp1_uart6_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart6_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart4_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart4_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart3_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart3_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart2_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart2_apps_clk 0 0 0 19200000 0 0 50000 N
blsp1_uart1_apps_clk_src 0 0 0 19200000 0 0 50000 N
gcc_blsp1_uart1_apps_clk 0 0 0 19200000 0 0 50000 N
gpll0_main 1 1 0 800000000 0 0 50000 Y
gpll0_out_main_div2 0 0 0 400000000 0 0 50000 Y
gpll0 6 6 0 800000000 0 0 50000 Y
crypto_clk_src 1 1 0 160000000 0 0 50000 Y
gcc_crypto_clk 1 1 0 160000000 0 0 50000 Y
nss_imem_clk_src 1 1 0 400000000 0 0 50000 Y
gcc_nss_imem_clk 1 1 0 400000000 0 0 50000 Y
system_noc_bfdcd_clk_src 2 2 0 266666666 0 0 50000 Y
system_noc_clk_src 1 1 0 266666666 0 0 50000 Y
gcc_nssnoc_snoc_clk 1 1 0 266666666 0 0 50000 Y
usb1_master_clk_src 0 0 0 133333333 0 0 50000 Y
gcc_usb1_master_clk 0 0 0 133333333 0 0 50000 N
gcc_sys_noc_usb1_axi_clk 0 0 0 133333333 0 0 50000 N
usb0_master_clk_src 2 2 0 133333333 0 0 50000 Y
gcc_usb0_master_clk 1 1 0 133333333 0 0 50000 Y
gcc_sys_noc_usb0_axi_clk 1 1 0 133333333 0 0 50000 Y
pcie1_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie1_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie1_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcie0_axi_clk_src 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_bridge_clk 0 0 0 200000000 0 0 50000 N
gcc_sys_noc_pcie0_axi_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_s_clk 0 0 0 200000000 0 0 50000 N
gcc_pcie0_axi_m_clk 0 0 0 200000000 0 0 50000 N
pcnoc_bfdcd_clk_src 2 2 0 100000000 0 0 50000 Y
pcnoc_clk_src 12 12 0 100000000 0 0 50000 Y
gcc_crypto_axi_clk 1 1 0 100000000 0 0 50000 Y
gcc_crypto_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_uniphy2_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy1_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_uniphy0_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_mdio_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_cmn_12gpll_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_nss_cfg_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc2_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_sdcc1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb1_phy_cfg_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_usb0_phy_cfg_ahb_clk 2 2 0 100000000 0 0 50000 Y
gcc_pcie1_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_pcie0_ahb_clk 0 0 0 100000000 0 0 50000 N
gcc_qpic_clk 1 1 0 100000000 0 0 50000 Y
gcc_qpic_ahb_clk 1 2 0 100000000 0 0 50000 Y
gcc_prng_ahb_clk 1 1 0 100000000 0 0 50000 Y
gcc_blsp1_ahb_clk 3 4 0 100000000 0 0 50000 N
blsp1_uart5_apps_clk_src 1 1 0 3686400 0 0 50003 Y
gcc_blsp1_uart5_apps_clk 3 3 0 3686400 0 0 50000 Y
blsp1_qup6_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup6_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup6_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup5_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup5_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup4_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup4_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup3_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup3_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup2_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup2_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_spi_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_spi_apps_clk 0 0 0 50000000 0 0 50000 N
blsp1_qup1_i2c_apps_clk_src 0 0 0 50000000 0 0 50000 N
gcc_blsp1_qup1_i2c_apps_clk 0 0 0 50000000 0 0 50000 N
sleep_clk 2 2 0 32768 0 0 50000 Y
gcc_sleep_clk_src 2 2 0 32768 0 0 50000 Y
gcc_usb1_sleep_clk 0 0 0 32768 0 0 50000 N
gcc_usb0_sleep_clk 1 1 0 32768 0 0 50000 Y
pcie0_rchng_clk_src 0 0 0 0 0 0 50000 N
gcc_pcie0_rchng_clk 0 0 0 0 0 0 50000 N
nss_ce_clk_src 0 0 0 0 0 0 50000 N
gcc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi1_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ubi0_ahb_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nssnoc_ce_apb_clk 0 0 0 0 0 0 50000 N
gcc_nss_csr_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_axi_clk 0 0 0 0 0 0 50000 N
gcc_nss_ce_apb_clk 0 0 0 0 0 0 50000 N
usb1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_usb1_pipe_clk 0 0 0 0 0 0 50000 N
usb0_pipe_clk_src 1 1 0 0 0 0 50000 Y
gcc_usb0_pipe_clk 1 1 0 0 0 0 50000 Y
pcie1_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie1_pipe_clk 0 0 0 0 0 0 50000 N
pcie0_pipe_clk_src 0 0 0 0 0 0 50000 Y
gcc_pcie0_pipe_clk 0 0 0 0 0 0 50000 N
1 Like
Great, good to see the regression gone
1 Like
@robimarko
Do your images support flashing both partitions like the @clayface mechanism? Or do I also need standard u-boot environment variables?
U-boot env is needed, all of the instructions are in the commit itself:
1 Like
I am getting following message after mounting a USB drive:
mtdblock: MTD device 'rootfs' is NAND, please consider using UBI block devices instead.
Between my two Dynalinks (one with USB and one without) ubinfo -a is the same. Is this error benign?
root@OpenWrt:~# ubinfo -a
UBI version: 1
Count of UBI devices: 1
UBI control device major/minor: 10:126
Present UBI devices: ubi0
ubi0
Volumes count: 3
Logical eraseblock size: 126976 bytes, 124.0 KiB
Total amount of logical eraseblocks: 776 (98533376 bytes, 93.9 MiB)
Amount of available logical eraseblocks: 0 (0 bytes)
Maximum count of volumes 128
Count of bad physical eraseblocks: 0
Count of reserved physical eraseblocks: 40
Current maximum erase counter value: 6
Minimum input/output unit size: 2048 bytes
Character device major/minor: 246:0
Present volumes: 0, 1, 2
Volume ID: 0 (on ubi0)
Type: dynamic
Alignment: 1
Size: 38 LEBs (4825088 bytes, 4.6 MiB)
State: OK
Name: kernel
Character device major/minor: 246:1
-----------------------------------
Volume ID: 1 (on ubi0)
Type: dynamic
Alignment: 1
Size: 70 LEBs (8888320 bytes, 8.4 MiB)
State: OK
Name: rootfs
Character device major/minor: 246:2
-----------------------------------
Volume ID: 2 (on ubi0)
Type: dynamic
Alignment: 1
Size: 624 LEBs (79233024 bytes, 75.5 MiB)
State: OK
Name: rootfs_data
Character device major/minor: 246:3
Ignore that, its basically an improvement point message to use UBI(Which is a good thing) on NAND storage.
UBI is used just for rootfs, everything else is just in static partitions.
1 Like